This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of: Kohji Kameda

Serial No.: Not Yet Assigned

Filed: July 3, 2000

For: ARBITRATION METHOD OF A

BUS BRIDGE

Assistant Commissioner for Patents Washington, D.C. 20231

Group Art Unit: Not Yet Assigned

Examiner: Not Yet Assigned

Multiple Approximately and the second and the sec

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS

Dear Sir:

Applicant hereby claims priority under 35 U.S.C. § 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

Country

App. No.

Date

Japan

11-190944

July 5, 1999

In support of this claim, a certified copy of said original foreign application is filed herewith.

Dated: July 3, 2000

Respectfully submitted,

Mark J. Thronson

Registration No.: 33,082

DICKSTEIN SHAPIRO MORIN &

OSHINSKY LLP

2101 L Street NW

Washington, DC 20037-1526

(202) 785-9700

Attorneys for Applicant

DICKSFEIN, SHAPIRO ETAL 2184.0078/1078 KOHJI KAMEDA F JULY 3, 2000

日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

1999年 7月 5日

出願番号


Application Number:

平成11年特許顯第190944号

株式会社リコー

2000年 3月17日

特 許 庁 長 官 Commissioner, Patent Office 近 藤 隆



特平11-190944

【書類名】

特許願

【整理番号】

9903883

【提出日】

平成11年 7月 5日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 13/362

【発明の名称】

バス・ブリッジのアピトレーション方法

【請求項の数】

6

【発明者】

【住所又は居所】 東京

東京都大田区中馬込1丁目3番6号 構

株式会社リコー

内

【氏名】

亀田 浩司

【特許出願人】

【識別番号】

000006747

【氏名又は名称】

株式会社リコー

【代表者】

桜井

正光

【代理人】

【識別番号】

100085213

【弁理士】

【氏名又は名称】

鳥居

【手数料の表示】

【予納台帳番号】

007320

【納付金額】

21,000円

洋

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9808857

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 バス・ブリッジのアビトレーション方法

【特許請求の範囲】

【請求項1】 システム内のローカルバスである1次側バスと2次側のバスに相当するバスとのインターフェースを行うブリッジデバイスであり、かつ1デバイスで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE 1394に準拠したシリアルバスであるバス・ブリッジのアビトレーション方法であって、1次側バスに対してアクセスする場合、2種類以上の2次側バスからアクセス要求が出されている場合、優先権を与えず全て平等の割合でアクセス権を与えることを特徴とするバス・ブリッジのアービトレーション方法。

【請求項2】 上記2次側のバスの一つがIEEE 1394に準拠したシリアルバスであり、他の2次側バスがカードバスであることを特徴とする請求項1に記載のバス・ブリッジのアービトレーション方法。

【請求項3】 IEEE 1394に準拠したシリアルバス側に一旦アクセス権を与えると他の2次側バスからアクセス要求が来ていてもIEEE 1394に準拠したシリアルバス側のアクセス権を奪わないことを特徴とした請求項1記載のバス・ブリッジのアービトレーション方法。

【請求項4】 2次側バスがカードバスでかつカードスロットが2スロット以上ある場合、全てのスロットとIEEE 1394に準拠したシリアルバスの全てからアクセス要求が来ている場合、まずIEEE 1394に準拠したシリアルバスとカードバスでアービトレーションを行い、カードバス側にアクセス権を出す条件の場合に再度カードバスの各スロットのアービトレーションを行うことを特徴とする請求項2に記載のバス・ブリッジのアービトレーション方法。

【請求項5】 アクセス権を与える優先度が変更可能に構成したことを特徴とする請求項1ないし4のいずれかに記載のバス・ブリッジのアービトレーション方法。

【請求項6】 システム内のローカルバスである1次側バスと2次側のバス に相当するバスとのインターフェースを行うブリッジデバイスであり、かつ1デバイスで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE

1394に準拠したシリアルバスであるバスブリッジのアビトレーション方法であって、2次側のアービトレーションの状態にかかわらず、1次側から2次側へのアクセスの場合はそのアクセスを最優先することを特徴とするバス・ブリッジのアービトレーション方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】

この発明は、バスブリッジにおけるアピトレーション方法に関し、パーソナルコンピュータなどの PCI-PCI ブリッジ (Bridge), PCI-カードバス (Card Bus) Bridge, PCI-IEEE 1394 (OHCI-Link) Bridgeなどのバス・ブリッジにおけるアピトレーション方法に関する。

[0002]

【従来の技術】

コンピュータの性能は年々加速し、それに合わせて記憶装置などの周辺機器も高速、高度化している。そして、これら周辺機器やコンピュータに使用されるインターフェースとして、IEEE 1394インターフェースがある。このIEEE 1394は、コンシューマとコンピュータにまたがる次世代のマルチメディア用の高速シリアルバスとしてIEEEで規格化されたインターフェースである。

[0003]

このIEEE 1394では、100Mbpsから400Mbpsのデータ転送速度が規定されている。そして、IEEE 1394では、アイソクロナス転送が可能であり、このアイソクロナス転送を利用することでリアルタイム性の保証が得られる。即ち、IEEE 1394のアイソクロナス転送では125μsごとに必ず優先権が割り当てられるため、リアルタイム性を保証した転送が行える。

[0004]

上記したIEEE 1394は、I/Oではなくバスであり、システムに用い

る場合には、システム内のローカルバスである1次側バスと2次側バスとのバス とのインタフェースを行うバス・ブリッジが使用される。

[0005]

【発明が解決しようとする課題】

システムにおいては、バス・ブリッジの数に制限がある場合があり、1つのバス・ブリッジにバスにIDを付加して2以上のバスを接続することが行われている。

[0006]

ところで、システム内のローカルバスである1次側バスと2次側のバスに相当するバスとのインターフェースを行うブリッジデバイスにおいて、1つのバス・ブリッジで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE 1394に準拠したシリアルバスに関連する動作にすることが考えられる。

[0007]

このようなバス・ブリッジにおいて、IEEE 1394側が1次側バスに対してアクセスを始めると、比較的まとまった時間データ転送を行う必要があり、その間1次側へのアクセス権を占有してしまう。そのうえ、アービトレーションを行う際、IEEE 1394側に優先権を与えたりしていると、他の2次側バスにアクセス権が亘らない畏れがある。

[0008]

そこで、この発明は、アクセス権(Acknowledge 以下、ACKという。)を出す時には少なくとも、他の2次側バスにも平等にアクセス権を与えるようにすることで、アクセス権が亘らないという状況を回避することを目的とする。

[0009]

【課題を解決するための手段】

この発明は、システム内のローカルバスである1次側バスと2次側のバスに相当するバスとのインターフェースを行うブリッジデバイスであり、かつ1デバイスで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE 1394に準拠したシリアルバスであるバス・ブリッジのアピトレーション方法であ

って、1次側バスに対してアクセスする場合、2種類以上の2次側バスからアクセス要求が出されている場合、優先権を与えず全て平等の割合でアクセス権を与えることを特徴とする。

[0010]

また、この発明は、上記2次側のバスの一つがIEEE1394に準拠したシリアルバスであり、他の2次側バスがカードバスであることを特徴とする。

[0011]

上記のように構成することで、アクセス権を各バスに与えることができる。

[0012]

この発明は、IEEE 1394に準拠したシリアルバス側に一旦アクセス権を与えると他の2次側バスからアクセス要求が来ていてもIEEE 1394に 準拠したシリアルバス側のアクセス権を奪わないように構成するとよい。

[0013]

上記のように構成することで、他の2次側バスにも平等にアクセス権を与えたとしても、一旦IEEE1394側がアクセス権を取得したら、他方からアクセス要求(Request 以下、REQという。)が来ていてもむやみにアクセス権を取り上げずIEEE 1394側の処理が終わるまで待機させ、IEEE 1394側の誤動作を防ぐことができる。

[0014]

また、この発明は、2次側バスがカードバスでかつカードスロットが2スロット以上ある場合、全てのスロットとIEEE 1394に準拠したシリアルバスの全てからアクセス要求が来ている場合、まずIEEE 1394に準拠したシリアルバスとカードバスでアービトレーションを行い、カードバス側にアクセス権を出す条件の場合に再度カードバスの各スロットのアービトレーションを行うように構成することができる。

[0015]

また、アクセス権を与える優先度が変更可能に構成するとよい。

[0016]

上記のように構成するtこで、他の2次側バスが、カードバスで2スロット以

上ある場合、通常アービトレーション回路が複雑になるが、アービトレーション を2段階に分けることにより、アービトレーション回路を簡略化することができ る。

[0017]

また、2段階にすることにより各スロットとIEEE 1394では、アクセス権が平等に与えられなくなってしまうため、1段目の優先度をフレキシブルに可変できるようにすることで、優先度を平等にすることができ、またシステムの状況に応じてより効率的なアービトレーションを行うことができる。

[0018]

また、この発明は、システム内のローカルバスである1次側バスと2次側のバスに相当するバスとのインターフェースを行うブリッジデバイスであり、かつ1デバイスで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE 1394に準拠したシリアルバスであるバス・ブリッジのアビトレーション方法であって、2次側のアービトレーションの状態にかかわらず、1次側から2次側へのアクセスの場合はそのアクセスを最優先することを特徴とする。

[0019]

システムは、1次側から2次側へのアクセスも存在しており、上記の2次側のアービトレーション実行中は当然1次側のバスはアイドル状態で、1次側から2次側へのアクセスが発生する可能性は充分ある。そのアクセスが発生するとそれと、2次側から1次側へのアクセスが衝突し、誤動作を起こす可能性があるが、上記のように構成することで、回避することができる。

[0020]

【発明の実施の形態】

以下、この発明の実施の形態につき図面を参照して説明する。

図1は、この実施の形態のバス・ブリッジ部分を示すブロック図であり、ここでは、ホスト1側のバスマスター10以外に3種類のバスマスター2a、2b、3が接続されており、そのうちの1つが対象となるバス・ブリッジ3となる。そして、1次側のバスをPCI(Peripheral Component Interconnect)バス、2次側のバス・ブリッジ3の一方がIEEE

1394で、もう一方は2スロットのカードバス(Card Bus)23a、23bとしている。この場合バス・ブリッジ3の機能としては、PCI-CardBus Bridgeの機能と、PCI-1394 (OHCI-Link) Bridgeの2つの機能をサポートしている。

[0021]

このバス・ブリッジ3は、IEEE 1394 (PHY) 22と2つのカードバススロット23a、23bを備える。このため、バス・ブリッジ3には、スロットA、スロットB用のカードバスブロック33、34とIEEE 1394用のブロック35を備える。カードバスブロック33,34はカードバスプロトコルに従ったインタフェースを行い、IEEE 1394ブロック35は、IEEE 1394のプロトコルに従ったバスコントロールとPHYのインタフェースとを行う。

[0022]

カードバスプロック23A、23B及びIEEE 1394ブロック35はア ービター36により、アクセス要求が競合したときアビトレーションされる。

[0023]

また、バス・ブリッジ3内はバススレーブ31及びバスマスター32が備えられ、バススレーブ31から1次側バス21のデータ、アドレス等が2次側バスに与えられ、バスマスター32を介して2次側バスから1次側バスヘアドレス、データ等が与えられる。バスマスター32を介して1次側バス21に与えられたデータ等はホスト1がバススレーブ11を介して取り込む。

[0024]

カードバスブロック33、34は、カードバス23A及び/または23Bから アクセス要求 (CREQQ#) が与えられると内部のスレーブで取り込み、アー ビター36にアクセス要求 (REQ) を与える。アービター36は後述するよう に、アビトレーションを行い、許可するバスブロックにアクセス権 (Ack) (Card Ack) を出力する。カードバスブロック33、34は、アービター 36からのAck (Card Ack) に基づき、カードバス23Aまたは23 Bに許可信号CGNT#をブロック内のマスタから与える。 [0025]

カードバス23Aまたは23Bは許可信号CGNT#に基づき、アドレス、データ等をバスブロック33または34に与え、バスブロック33または34はアドレス、データ等をバスマスター32から1次側バス21に与える。

[0026]

また、IEEE 1394ブロック35は、1394 (PHY) 22からアクセス要求 (REQ1394) が与えられると、REQ1394をアービター36に与える。アービター36は後述するように、アビトレーションを行い、アクセス権を与える場合にはAck1394を出力する。IEEE 1394ブロック35は、アービター36からのAck1394に基づき、1394 (PHY) 22にアクセス権REQ1394を与える。

[0027]

1394 (PHY) 22はREQ1394に基づき、IEEE 1394ブロック35を介してアドレス、データをバスマスター32から1次側バス21に与える。

[0028]

上記したように、この実施の形態においては、カードバス23A、23Bは2スロット(S1ot)タイプとするため、2次側バスから1次側バスヘアクセス要求(REQ)を出すエージェントは3つあることになる。一般的にアービトレーションとは1つのバスに競合するバスマスターが複数ある場合にどのマスターにアクセス権をあたえるかの調停を意味するが、この実施の形態の場合には、2次側バスは個別に別れており2次側バスが競合しているわけではない。この実施の形態におけるアービター36はこの3つもしくは2つが同時にアクセス要求(REQ)を出した時、どれが1次側バス21のバスマスターになるかを調停するものである。

[0029]

ここで、バスの占有時間の長いIEEE 1394に優先権を与えると、カードバス(Card Bus)23A、23B側にアクセス権(ACK)を返せないもしくは ACKが返される確率が極端に低くなり、データ転送に支障をきた

す畏れがある。

[0030]

そこで、同時に2つ以上アクセス要求(REQ)が来ているときは、IEEE 1394ブロック35に優先権を与えず他のブロックと平等に同じ割合でAC Kを与えるようにする。このため、アービター36は、内部にカウンタ等を有し、REQを出しているものに対して、順番にアクセス権を与えるように構成している。この結果、各2次側バスに平等に同じ割合でアクセス権(Ack)が与えられる。そして、順番にアクセス権を与えるので、アービター36は特殊な回路は必要としない。

[0031]

ところで、IEEE 1394 (RHY) 22に一旦アクセス権 (ACK) を与えるとカードバス (Card Bus) 23A及び/または23B側からアクセス要求 (REQ) が来ていても、IEEE 1394の動作の特徴からIEE 1394 側の動作が終了するまでは止められない。

[0032]

そこで、アービター36はIEEE 1394がビジー(Busy)の場合、アクセス権(ACK)をとりあげないようにする。この場合、アービター36に1394のBusy信号を入力しモニタしても良いが、図2に示すように、Busy信号をREQに反映させ、即ち、1394Busy信号がたち下がると、REQ1394をたち下げ、REQ1394のたち下がりによりAck1394をたち下げるようにする。このように、REQが取り下げられるまでACKを出し続けるようにすることで、アービター36への入力を増やすことなくIEEE1394がBusyの場合、ACKをとりあげないようにすることができる。

[0033]

ここで、カードバス(Card Bus)はIEEE 1394とは別に孤立 したバスなので、ACKを返すこともできる。しかし1次側のバス21の使用権 がないので、データ転送ができないため、リトライさせる必要がある。

[0034]

上記した実施の形態では、Card Busで説明しているが、Card B

usの場合カード側から、REQ, ACKに相当するCREQ#, CGNT#が入力されるので、これをそのままアービター36に入力することもできる。ただし、ここまでの例とは、極性が異なる(Low Active)ので注意が必要である。

[0035]

ところで、アクセス要求 (REQ) を出すエージェントが上記の例のように3つ以上ある場合、回路構成が複雑になってしまう。

[0036]

そこで、図3のようにアービター36を第1のアービター36aと第2のアービター36bの2段階に分けて行うようにする。第1のアービター36aではIEEE 1394とカードバス(Card Bus)のアービトレーションを行い、Card_ACKが返されたときだけ、第2のアービター32bがスロットAとスロットBのアービトレーションを行うようにする。

[0037]

このようにすることで、第1のアービター36aと第2のアービター36bは どちらも2つから1つを選択するアービターとなりほとんど同じ回路で構成する ことが可能である。このとき、Card_REQは単純にREQ_AとREQ_ BのORで生成することができる。

[0038]

上記のような構成にすると、3つのエージェントに対し、平等にアクセス権を 与えることができなくなる。上記の例では、スロットA:スロットB:IEEE 1394=1:1:2の割合になる。

[0039]

システムによってはこのままで良いこともあると考えられるが、平等にすることが理想的なシステムにおいては、第1のアービター36aの比率をカードバス: IEEE 1394=2:1とすることができる機能を持たせることでほぼ平等にすることができる。ブリッジとしては、内部レジスタにこの比率の切替えビット(bit)をもつだけで良い。また、アービトレーション回路も特殊な回路は必要なく、例えばカードバス側に2回アクセス権を与えた後にIEEE 13

94に1回与えるというという動作にするだけで良い。

[0040]

上記したバス・ブリッジ3においては、2次側のアービトレーション中に、1次側バス21からのアクセスが発生した場合、2次側からのアクセスを受け付けてしまうと、1次側バスで衝突が起こり誤動作する畏れがある。

[0041]

この場合 1 次側のアクセスをリトライ(その時点ではアクセスを受け付けずに強制終了し、あとで同じアクセスを再発行させる)させたりせず、最優先させるように構成する。これは、1 次側のバスマスターがどのような処理をするか不明なので 2 次側からのアクセスを優先することはできないからである。アービター36の動作としては、2 次側バスに対して A C K を返さないのが理想であるが、1 次側バス 2 1 のアクセスのタイミングによってはすでに A C K を出してしまっている場合がある。この時は、リトライさせて対応する。もしくは、デバイスの内部で1 次側のデータ処理のパスと 2 次側のパスが共通ではなく、別々のパスを通るようにしておくことで、2 次側のアクセスも受け付けることが可能となる。しかし、1 次側のバスはアイドル状態ではないのでバス・ブリッジ 3 内のバスマスター32で待機させることになる。I E E E 1394の場合、2 次側でリトライすることはできないため後者となるが、1 次側からのアクセスは内部レジスタのアクセスとなるためパスを分けるなどの考慮の必要はない。

[0042]

この発明は、IEEE 1394に準拠したシリアルバスと同様なシリアルバスとしてUSBにも適用できる。

[0043]

【発明の効果】

以上説明したように、この発明は、システム内のローカルバスである1次側バスと2次側のバスに相当するバスとのインターフェースを行うブリッジデバイスであり、かつ1デバイスで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE 1394に準拠したシリアルバスであるバス・ブリッジにおいて、アクセス権(ACK)を出す時には少なくとも、他の2次側バスにも平等に

アクセス権を与えるようにすることで、アクセス権が亘らないという状況を回避 することが可能となる。

[0044]

また、この発明は、他の2次側バスにも平等にアクセス権を与えたとしても、 一旦IEEE 1394側がアクセス権を取得したら、他方からアクセス要求(REQ)が来ていてもむやみにアクセス権を取り上げずIEEE 1394側の 処理が終わるまで待機させる。このように構成することで、IEEE 1394 側の誤動作を防ぐことができる。

[0045]

また、他の2次側バスが、カードバスで2スロット以上ある場合、通常アービトレーション回路が複雑になるが、アービトレーションを請求項のように2段階に分ける事により、共通の回路を使用することができ、アービトレーション回路を簡略化することができる。

[0046]

上記のように、2段階にすることにより各スロットとIEEE 1394では、アクセス権が平等に与えられなくなってしまうため、1段目の優先度をフレキシブルに可変できるようにすることで、優先度を平等にすることができ、またシステムの状況に応じてより効率的なアービトレーションを行うことができる。

[0047]

また、システムにおいては、1次側から2次側へのアクセスも存在しており、 上記の2次側のアービトレーション実行中は当然1次側のバスはアイドル状態で、1次側から2次側へのアクセスが発生する可能性は充分あり、そのアクセスが発生するとそれと、2次側から1次側へのアクセスが衝突し、誤動作を起こす可能性があるが、1次側から2次側へのアクセスを最優先とすることで、誤動作を回避することができる。

【図面の簡単な説明】

【図1】

この発明に係るバスブリッジ部分を示すブロック図である。

【図2】

この発明のIEEE 1394の動作タイミングを示す図である。

【図3】

この発明のアービターの一例を示すブロック図である。


【符号の説明】

- 1 ホスト
- 3 バス・ブリッジ
- 22 1394PHY
- 23A 23B カードバス
- 36 アービター


【書類名】

図面


【図1】



【図2】



【図3】



【書類名】 要約書

【要約】

【課題】 この発明は、バス・ブリッジにIEEE 1394に準拠したバスとの異なる動作バスとが接続されている場合に、IEEE 1394以外のバスにアクセス権が亘らない状況を回避することを目的とする。

【解決手段】 システム内のローカルバスである1次側バスと2次側のバスに相当するバスとのインターフェースを行うブリッジデバイスであり、かつ1デバイスで2種類以上の異なる動作をサポートし、そのうちの1種類がIEEE 1394に準拠したシリアルバスであるバス・ブリッジのアビトレーション方法であって、1次側バスに対してアクセスする場合、2種類以上の2次側バスからアクセス要求が出されている場合、優先権を与えず全て平等の割合でアクセス権を与える。

【選択図】 図1

出願人履歴情報

識別番号

[000006747]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都大田区中馬込1丁目3番6号

氏 名

株式会社リコー